# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-053157

(43)Date of publication of application: 25.02.1994

(51)Int.CI.

H01L 21/265

H01L 21/268

H01L 21/324

(21)Application number: 04-205586

(71)Applicant: SONY CORP

(22)Date of filing:

31.07.1992


(72)Inventor: TSUKAMOTO HIRONORI


#### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To provide a semiconductor device with high packing density, in which shallow junctions are formed, gate-drain breakdown strength is prevented from degradation, and gate leakage current is decreased.

CONSTITUTION: A method of manufacturing a semiconductor device comprises the step carrying out furnace annealing or rapid thermal annealing after formation of isolation regions 2, gate electrode regions 8, and lightly doped regions 9 and the step of carrying out pulsed laser annealing after formation of source and drain regions 12.





#### **LEGAL STATUS**

[Date of request for examination]

28.06.1999

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3185386

[Date of registration]

11.05.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

### 特開平6-53157

(43)公開日 平成6年(1994)2月25日


(51) Int. C1. 5		識別記号	庁内整理番号	FI			技術表示箇所
H01L	21/265				•		
	21/268	Z	8617 – 4 M				
	21/324	Z	8617 — 4 M				
			8617 – 4 M	H01L	21/265	Α	
			8617 – 4 M			В	
	審査請求	、 未請求 ——————	請求項の数 2			.(全6頁)	*
· (21)出願番号	特願平4-205586		(71)出願人	000002185			
					ソニー株式		
(22) 出願日	平成4年(1992)7月31日					区北品川6丁目7	番35号.
				(72) 発明者			
					東京都品川株式会社内	I区北品川6丁目73	番35号 ソニー
				(74)代理人	弁理士 松	、隈 秀盛	
						•	
			*				


#### (54) 【発明の名称】半導体装置の製造方法

#### (57)【要約】

【目的】 高密度集積半導体装置において浅い接合を形 成し、且つトランジスタのゲートードレイン間の耐圧劣 化を抑制し、ゲートリーク電流を低減化し得る製造方法 を提供する。

【構成】 素子分離領域2、ゲート電極領域8及び低濃 度不純物注入領域9を形成した後、炉アニール或いはラ ピッドサーマルアニールを行う工程と、ソース/ドレイ ン (S/D) 領域 1 2 を形成した後、パルスレーザアニ ール処理を行う工程とを有する。





半導 体 長 置の 製造な法の 一側 の工程図

#### 【特許請求の範囲】

【請求項1】 素子分離領域、ゲート電極領域及び低濃 度不純物注入領域を形成した後、炉アニール或いはラピ ッドサーマルアニールを行う工程と、

ソース/ドレイン領域を形成した後、パルスレーザアニ ール処理を行う工程とを有することを特徴とする半導体 装置の製造方法。

【請求項2】 素子分離領域、コレクタ領域及びベース 領域を形成した後、炉アニール或いはラピッドサーマル アニールを行う工程と、

エミッタ領域を形成した後、パルスレーザアニール処理 を行う工程とを有することを特徴とする半導体装置の製 造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、電界効果型トランジス タや、バイポーラトランジスタ等の各種半導体装置の製 造方法に係わる。

#### [0002]

【従来の技術】各種LSI(大規模集積回路)における 半導体装置、即ち複数の半導体素子が同一半導体基板上 に形成された半導体装置の製造工程においては、半導体 素子同士を分離或いは接続するために各種の高温加熱処 理が行われる。また、MOSFET(金属-酸化膜-半 導体電界効果トランジスタ) 等の半導体装置においては LDD (Lightly Doped Drain ) 構造やソース/ドレイ ン領域の形成のため、またバイポーラトランジスタ等の 半導体装置においてはベース領域、エミッタ領域等の形 成のためにイオン注入処理が行われ、更にイオン注入処 理の後半導体基板の結晶性の回復及び注入されたアクセ プタイオンやドナーイオンを電気的に活性化させるため に、アニール処理(以下活性化アニール処理という)を 施す必要がある。

【0003】更にまた、コンタクト抵抗の低減化のため に、高融点金属 (W, Mo, Ti等) やPt, Pdのよ うな金属とSiとの化合物層であるシリサイド層の高温 加熱処理が必要である。活性化アニール処理や高温加熱 処理として従来、炉アニールやラピッドサーマルアニー ル(RTA)が採用されている。

個々の半導体素子が縮小化され、ソース/ドレイン領域 またはエミッタ領域において浅い接合が必要とされる。 炉アニール或いは上述のRTAにて活性化アニール処理 を行うと、拡散層が深くなり、ソース/ドレイン領域や エミッタ領域の接合を浅くして半導体素子を微細化し高 集積化するという要求を満足することができない。その ため、浅い接合の形成方法の一つにパルスレーザ照射に よる活性化アニール法が提案されている。

#### [0005]

ギーは半導体基板の極く表面(約20mm程度)で吸収 されるため、パルスレーザによってアニール処理が可能 な深さは、熱拡散を考慮しても約100 n m以下とな る。その為、パルスレーザによるアニール処理は浅いし DD構造エミッタ領域或いはソース/ドレイン領域の形 成時の活性化アニール処理には適している。

【0006】しかしながら、LDDの濃度プロファイル が急峻なアプラプト分布の場合、緩やかなガウシアン分 布に比べ、トランジスタのゲートリーク電流が増加する 10 という問題がある (例えば「次世代超LSIプロセス技 術(広瀬全孝編、リアライズ社)」の69~70頁)。 このような問題は、例えばバイポーラトランジスタにお いてはベース領域とコレクタ領域との間の接合部分にお いても同様と思われる。

【0007】この問題を解決するために、レーザパワー を増加させてLDD領域やベース領域のアクセプタイオ ンやドナーイオンを深く拡散させることが考えられる が、ソース/ドレイン領域、ベース領域における接合が 深くなるという問題がある。また、レーザパワーが小さ 20 い場合には、半導体基板の極く表面のみが溶融し、その 後半導体基板の表面は直ちに平坦になる。しかるに、レ ーザのパワーが大きい場合は半導体基板のかなり深い部 分まで溶融するため、半導体基板の表面の平坦性が著し く損なわれるという問題もある。

【0008】本発明は、微細な半導体装置において浅い 接合を形成し、且つトランジスタのゲートリーク電流又 はベースーコレクタ間のリーク電流を低減することがで きる半導体装置の製造方法を提供することにある。

#### [0009]

【課題を解決するための手段】本発明半導体装置の製造 方法は、その一例の製造工程図を図1A~Cに示すよう に、素子分離領域2、ゲート電極領域8及び低濃度不純 物注入領域9即ちいわゆるLDD構造を形成した後、炉 アニール或いはRTA (ラピッドサーマルアニール) を 行う工程と、ソース/ドレイン領域12を形成した後、 パルスレーザアニール処理を行う工程とを有する。

【0010】また本発明半導体装置の製造方法の一例の 製造工程図を図2A~E及び図3A~Dに示すように、 素子分離領域29、コレクタ領域31及びベース領域3 【0004】一方、半導体装置の集積化が進むにつれて 40 3を形成した後、炉アニール或いはRTAを行う工程 と、エミッタ領域36を形成した後、パルスレーザアニ ール処理を行う工程とを有する。

#### [0011]

【作用】上述の本発明によれば、図1A~Cに示すよう に、素子分離領域2及びゲート電極領域8を形成し、低 濃度不純物注入領域9を形成していわゆるLDD構造を 形成した後炉アニール又はRTAを行うことにより、こ れらの領域に形成された比較的厚さの厚い導電層や下地 層を電気的に活性化すると共に、低濃度不純物注入領域 【発明が解決しようとする課題】パルスレーザのエネル 50 9の不純物分布を比較的緩やかなガウシアン分布にする

(3)

20

ことができ、ゲート電極-基板間の耐圧の劣化を抑制 し、リーク電流を低減化することができる。また、ゲー ト電極領域8の上部に均一な低抵抗のシリサイド層を形 成することができる。

【0012】また、他の本発明によれば、図2A~E及 び図3A~Dに示すように、素子分離領域29、コレク 夕領域31及びベース領域33を形成した後、炉アニー ル又はRTAを行うことにより、このベース領域33の 不純物分布を比較的緩やかなガウシアン分布にすること ができて、ベースーコレクタ間の耐圧の劣化を抑制し、 リーク電流を低減化することができる。

【0013】またこれら本発明においては、ソース/ド レイン領域12又はエミッタ領域36の活性化処理をパ ルスレーザアニールにより行うものであり、そのエネル ギー密度、パルス回数及び照射時間等を制御することに よって、半導体基体の表面から例えば深さ100 n m以 下程度の浅い接合を維持することができて、微細な半導 体装置を製造することができる。

#### [0014]

#### 【実施例】実施例1

この例においては、本発明をMOSFETの製造に適用 した場合を示す。ここで重要な点は、ソース/ドレイン 領域における活性化のためのパルスレーザ照射の工程よ り前にLDD領域を形成し、炉アニールまたはRTAを 行うことによってLDD領域の不純物分布をガウシアン 分布にすることである。

【0015】そして、ソース/ドレイン領域における活 性化のためのパルスレーザ照射工程以後の熱処理を60 0℃以下とすることである。即ち600℃を超える熱処 理を行うと、LDD構造或いはソース/ドレイン領域に 30 おける接合が深くなってしまうからである。後の工程で 熱処理が必要とされる場合として、Al配線層を形成す るときのシンター処理があるが、このときの処理温度は 約450℃~600℃程度である。

【0016】以下、図面を参照して本発明半導体装置の 製造方法の一例を詳細に説明する。 先ず図1 A に示すよ うに、Si等より成る半導体基体1に選択熱酸化等によ って素子分離領域2を形成する。この素子分離領域2の 下部にはチャネルストップイオン注入層3が形成されて いる。次いで、ゲート酸化膜4を形成した後、しきい値 40 電圧調整イオン注入層5を形成する。そして、ゲート酸 化膜4をゲートポリシリコン層6で覆った後、シリサイ ド層7を形成し、シリサイド層7、ゲートポリシリコン 層 6 及びゲート酸化膜 4 をエッチングすることによって ゲート電極領域8を形成する。

【0017】この後、全面的に不純物を低濃度に注入し て図1 Bに示すように低濃度不純物注入領域 9 いわゆる LDD構造を形成する。そして、各層を活性化し、また シリサイド層6の低抵抗化、低濃度不純物注入領域9に 不純物のガウシアン分布を形成するための炉アニール処 50 この例においては、本発明をバイポーラトランジスタの

理またはRTA処理を行う。本実施例においては、RT A処理を行い、その条件を1050℃、10秒とした。 【0018】そして更にこの上に全面的にSiO2等の 絶縁層を全面的に被着した後、RIE(反応性イオンエ ッチング) 等の異方性エッチングを行って、図1 Cに示 すように、ゲート電極領域8の両側にサイドウォール1 1を形成し、ゲート電極領域8及びこのサイドウォール 11をマスクとしてイオン注入を行ってソース/ドレイ ン領域(S/D領域)12を形成する。この後、必要に 10 応じて反射防止膜としてCVD (化学気相成長) 法等に より酸化膜13を50nm程度形成し、パルスレーザを 矢印しで示すように全面的に照射することによりソース /ドレイン領域12に注入されたイオンを活性化させ る。パルスレーザによる活性化アニール処理の条件は、 例えばXeClレーザを使用し、照射エネルギー密度を 700mJ/cm²、パルス幅を44nsとした。

【0019】炉アニールの条件は、温度を85.0℃~1 150℃、より好ましくは950℃~1050度、処理 時間を10~30分とすることが望ましい。或いはまた RTAの条件を850℃~1:150℃、より好ましくは 1000℃~1150℃の温度とし、2~10秒の処理 時間とすることが望ましい。

【0020】パルスレーザアニールにおいては、ルビー レーザ (波長:694nm)、XeF (波長:351n m)、XeCl(波長:308nm)、KrF(波長: 249 nm) 、ArF (波長:193 nm) 等の各レー ザを使用することができるが、例えば図4にSiの吸収 係数の波長依存性を示すように、XeFレーザ、XeC l レーザの波長領域において、実線 a で示すSi単結晶 と、破線bで示すボロンBをイオン注入したSi単結晶 の吸収係数がほぼ等しくなるため、不純物としてBを注 入する場合はXeFレーザ、XeClレーザを使用する ことが望ましい。

【0021】またパルスレーザアニール時の照射エネル ギーを650mJ/cm²~1100mJ/cm²、よ り好ましくは700mJ/c $m^2 \sim 900$ mJ/c $m^2$ とすることが望ましい。パルス幅は20ns~100n s 程度が好ましく、パルス照射間隔は任意に選定するこ

【0022】この後通常の製造方法により層間絶縁層、 配線層等を形成して、低濃度不純物注入領域9において は不純物濃度分布が緩やかなガウシアン分布とされてゲ ート電極ー基板間の耐圧の劣化が抑制され、リーク電流 の低減化がはかられると共に、ソース/ドレイン領域1 2においては浅い接合が維持されて微細化が可能とされ たMOSFET半導体装置を形成することができる。配 線層のシンター処理等においてはその熱処理を600℃ 以下とすることが重要である。

#### 【0023】実施例2

6

製造に適用した場合を示す。この場合においても重要な点は、エミッタ領域における活性化のためのパルスレーザ照射の工程より前にベース領域を形成し、炉アニールまたはRTAを行うことによってベース領域の不純物分布をガウシアン分布にする。また、エミッタ領域における活性化のためのパルスレーザ照射工程以後の熱処理を、その接合を浅く維持するために600℃以下とする。

【0024】以下、図面を参照して本発明半導体装置の製造方法の一例を詳細に説明する。先ず図2Aに示すように、Si等より成る例えばp型の半導体基体21の表面に酸化膜22を形成して、フォトリソグラフィ等の適用により所定領域に開口を設け、この酸化膜22をマスクとして例えばn型不純物を高濃度に注入してコレクタ埋込み領域23を形成する。この不純物としては、その後の熱処理で広がりが少ないように、拡散定数の小さいSbやAsが用いられる。

【0025】そしてこの後図2Bに示すように、酸化膜22を除去した後、エピタキシャル成長を行ってn型のシリコン単結晶層24を全面的に厚さ例えば数 $\mu$ mとして形成し、更に表面を薄く酸化する等して $SiO_2$ 等の絶縁層25を全面的に形成し、更に選択酸化のマスクとなる $Si_3N_4$ 等の絶縁層26を全面的にCVD法等により形成する。

【0026】次に図2Cに示すように、選択酸化によるいわゆる素子分離領域を形成するためパターニングを行い、 $Si_3N_4$  絶縁層26、 $SiO_2$  絶縁層25及びシリコン単結晶層24のエッチングを行って素子分離領域形成部に凹部27を形成する。

【0027】そして分離を確実にするために、B等のp型不純物を高濃度に注入し、欠陥発生防止のアニールを行って図2Dに示すようにチャネル防止領域28を形成した後、選択酸化を行って素子分離領域29を形成する。

【0028】この後、選択酸化のマスクとしたSiaN 4 絶縁層26を除去し、フォトリソグラフィ等の適用により形成したレジスト30をマスクとして、コレクタ領域31に矢印Aで示すようにリンP等のn型不純物を選択的に注入して拡散を行い、コレクタ抵抗の低減をはかる。

【0029】次に、図3Aに示すように、フォトリソグラフィ等の適用により形成したレジスト32をマスクとして、矢印Bで示すようにB等のp型不純物を高濃度に選択的に注入してベース領域33を形成する。この後、RTA又は炉アニールによって、例えばこの場合RTAにより活性化処理を行う。

【0030】そして図3Bに示すように、レジスト32 にすることができ、ゲートを除去した後全面的に例えばPSG(リンシリケートガ 抑制し、リーク電流を低減ラス)等の絶縁層35を被着した後、エミッタ領域36 ゲート電極領域8の上部に選択的にAs等のp型不純物を高濃度に注入する。そ 50 を形成することができる。

してこの後全面的に例えば $SiO_2$ 等の反射防止膜37を厚さ50nm程度に形成して、全面的にパルスレーザを矢印Eで示すように照射することにより、エミッタ領域36に注入されたイオンを活性化させる。

【0031】そしてこの後図3Cに示すように、フォトリソグラフィ等の適用によりレジスト38をパターニング形成して、これをマスクとして各コレクタ領域31、ベース領域33及びエミッタ領域37上に開口を形成する。

10 【0032】そして全面的に例えばAIを蒸着し、フォトリングラフィ等の適用によって電極、配線加工を行い、コレクタ電極40、エミッタ電極41及びベース電極42をそれぞれ形成する。以降の電極のシンター処理等の工程において、熱処理温度を600℃以下とすることが重要である。

【0033】尚、この場合においても炉アニールの条件は、温度を850  $\mathbb{C}$ ~1150  $\mathbb{C}$ 、より好ましくは950 $\mathbb{C}$ ~1050 度、処理時間を10~30 分とすることが望ましい。或いはまたRTAの条件を850  $\mathbb{C}$ ~1150  $\mathbb{C}$ 、より好ましくは1000  $\mathbb{C}$ ~1150  $\mathbb{C}$ 0 温度とし、2~10 100 1

【0034】また、パルスレーザアニールとして、ルビーレーザ、XeF、XeCI、KrF、ArF等の各レーザを使用することができる。パルスレーザアニール時の照射エネルギーを $650mJ/cm^2\sim1100mJ/cm^2$ 、より好ましくは $700mJ/cm^2\sim900mJ/cm^2$ とすることが望ましい。パルス幅は $20ns\sim100ns$ 程度が好ましく、パルス照射間隔は任意に選定することができる。

30 【0035】このようにすることによって、ベース領域の不純物分布を緩やかなガウシアン分布にすることができ、ベース領域ーコレクタ領域間の電界集中を緩和して耐圧の劣化を抑制し、リーク電流を低減化することができる。またこの場合、エミッタ領域をパルスレーザ処理により活性化することから浅い接合を維持することができ、特に高周波(高速)用の接合深さ0.2μm以下程度の微細なバイポーラトランジスタ半導体装置において、上述したような耐圧劣化、低リーク電流化等の効果を得ることができる。

40 【0036】尚、本発明は上述の各実施例に限定されることなく、例えばその導電型を図示とは逆導電型とする等、種々の変形変更をなし得ることはいうまでもない。 【0037】

【発明の効果】上述の本発明によれば、電界効果トランジスタにおいて、LDD構造を構成する低濃度不純物注入領域9の不純物分布を比較的緩やかなガウシアン分布にすることができ、ゲート電極一基板間の耐圧の劣化を抑制し、リーク電流を低減化することができる。また、ゲート電極領域8の上部に均一な低抵抗のシリサイド層を形成することができる。

【0038】また他の本発明によれば、バイポーラトランジスタにおいて、ベース領域33の不純物分布を比較的緩やかなガウシアン分布にすることができて、ベースーコレクタ間の耐圧の劣化を抑制し、リーク電流を低域化することができる。

【0039】またこれら本発明においては、ソース/ドレイン領域12又はエミッタ領域36の活性化処理をパルスレーザアニールにより行うものであり、そのエネルギー密度、パルス回数及び照射時間等を制御することによって、半導体基体の表面から例えば深さ100nm以 10下程度の浅い接合を確実に形成することができ、微細なトランジスタから成る超高速集積回路を形成することができる。

#### 【図面の簡単な説明】

【図1】本発明半導体装置の製造方法の一例の製造工程 図である。

【図2】本発明半導体装置の製造方法の一例の製造工程 図である。

【図3】本発明半導体装置の製造方法の一例の製造工程 図である。

【図4】シリコンの光吸収係数の波長依存性を示す図である。


#### 【符号の説明】

- 1 半導体基体
- 2 素子分離領域
- 3 チャネルストップイオン注入層

8


- 4 ゲート酸化膜
- 5 しきい値電圧調整イオン注入層
- 6 ゲートポリシリコン層
- 7 ゲートシリサイド層
- 8 ゲート電極領域
- 0 9 低濃度不純物注入領域
  - 12 ソース/ドレイン領域
  - 13 反射防止膜
  - 21 半導体基体
  - 23 コレクタ埋込み領域
  - 28 チャネル防止領域
  - 29 素子分離領域
  - 31 コレクタ領域
  - 33 ベース領域
  - 36 エミッタ領域
- 20 40 コレクタ電極
  - 41 エミッタ電極
  - 42 ベース電極

【図1】



半導体 装置の製造方法の 一例の工程図


【図4】



シリコンの光 吸 収係数 の 液長依存性を示す図

【図2】





本発明半導体装置の製造方法の-例の工程図(その2)